PTO/SB/17 (10-01)

Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
to a collection of information unless it displays a valid OMB control

FEE TRANSMITTAL for FY 2002

Patent fees are subject to annual revision.

TOTAL AMOUNT OF PAYMENT

0.00

appoint to a conscitor of line	intration discas it displays a valid Civib control number.				
Complete if Known					
Application Number	10/064,041				
Filing Date	06/04/2002				
First Named Inventor	Chun-Chih Yang				
Examiner Name					
Group Art Unit					
Attorney Docket No.	VIAP0040USA				

1. The Commissioner is hereby authorized to charge indicated fees and credit any overpayments to: 3. ADDITIONAL FEES Large Small	_
indicated fees and credit any overpayments to:	1
Light Deposit Light Control of the C	1
Account Number 50-0801 Entity Entity Fee Fee Fee Fee Fee Fee Fee Description Fee Paid	1
Deposit North America International Patent Code (\$) Code (\$)	ıl
Account Name Office 105 130 205 65 Surcharge - late filing fee or oath	H
Charge Any Additional Fee Required Under 37 CFR 1.16 and 1.17 127 50 227 25 Surcharge - late provisional filing fee or cover sheet	
Applicant claims small entity status. 139 130 139 130 Non-English specification	П
See 37 CFR 1.27 147 2,520 147 2,520 For filing a request for ex parte reexamination	Н
2. Payment Enclosed: Check Credit card Money Order Other 112 920* 112 920* Requesting publication of SIR prior to Examiner action	
113 1,840° 113 1,840° Requesting publication of SIR after JUIN & U ZUI	F
1. BASIC FILING FEE 1. BASIC	Hoo
Large Entity Small Entity	
Fee Fee Fee Fee Description Code (\$) Code (\$) The Paid 117 920 217 460 Extension for reply within third month Code (\$) Code (\$)	i
101 740 201 370 Utility filing fee	ŀ
106 330 206 165 Design filing fee	11
107 510 207 255 Plant filing fee 119 320 219 160 Notice of Appeal	
108 740 208 370 Reissue filing fee 120 320 220 160 Filing a brief in support of an appeal	
114 160 214 80 Provisional filing fee 121 280 221 140 Request for oral hearing	
SUBTOTAL (1) (\$) 0.00 138 1,510 Petition to institute a public use proceeding	
140 110 240 55 Felition to revive - unavoidable	
2. EXTRA CLAIM FEES 141 1,280 241 640 Petition to revive - unintentional	
Ext <u>ra Claims below Fee Paid</u> 142 1,280 242 640 Utility issue fee (or reissue)	
Total Claims20** = X = 143 460 243 230 Design issue fee	
Claims 144 620 244 310 Plant issue fee	
Large Entity Small Entity 123 50 123 50 Processing fee under 37 CFR 1.17(q) Large Entity Small Entity 126 189 136 189 Submission of Information Displaceure Start	
Fee Fee Fee Fee Fee Description	
Code (\$) Code (\$) 103 18 203 9 Claims in excess of 20 581 40 581 40 Recording each patent assignment per property (times number of properties)	
102 84 202 42 Independent claims in excess of 3 146 740 246 370 Filing a submission after final rejection (37 CFR § 1.129(a))	
104 280 204 140 Multiple dependent claim, if not paid 109 84 209 42 ** Reissue independent claims over original patent 149 740 249 370 For each additional invention to be examined (37 CFR § 1.129(b))	
110 18 210 9 ** Reissue claims in excess of 20 179 740 279 370 Request for Continued Examination (RCE)	
and over original patent 169 900 169 900 Request for expedited examination	
SUBTOTAL (2) (\$) 0.00 Other fee (specify)	
**or number previously paid, if greater; For Reissues, see above *Reduced by Basic Filing Fee Paid *SUBTOTAL (3) (\$)	<u> </u>

SUBMITTED BY			Complete (if applicable)
Name (Print/Type)	WINSTON HSU	Registration No. 41,526 (Attorney/Agent)	Telephone	886-2-8923-7350
Signature	Winston	1 Su	Date	6/12/2002

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

JUN 1 4 2002 JUN 1

PTO/SB/21 (08-00)


Under the Paperwork Refuction	on Act of 1995, no persons are	required to re	Appro- U.S. Patent and Tradema espond to a collection of information	ved for use through 10/31/2002. OMB 0651-0031 ark Office: U.S. DEPARTMENT OF COMMERCE on unless it displays a valid OMB control number.
			Application Number	10/064,041
TRANSMITTAL			Filing Date	06/04/2002
	FORM		First Named Inventor	Chun-Chih Yang
(to be used for a	all correspondence after init	ial filing)	Group Art Unit	BECEIVED
			Examiner Name	HIN 9 0 2002
Total Number of	of Pages in This Submission	n	Attorney Docket Number	
		ENCL	OSURES (check	icennology Conter 2100 all that apply)
Fee Transmittal Form Fee Attached Amendment / Reply After Final Affidavits/de Extension of Time R Express Abandonm Information Disclose Certified Copy of Pr Document(s) Response to Missin Incomplete Applicate	cdaration(s) Request lent Request ure Statement ciority Re	Drawing Licensin Petition Petition Provisio Change Address Termina Reques	ng-related Papers to Convert to a nal Application of Attorney, Revocation of Correspondence	After Allowance Communication to Group Appeal Communication to Board of Appeals and Interferences Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please identify below):
	Missing Parts R 1.52 or 1.53			
	SIGNATURE	OF APPLI	CANT, ATTORNEY, OR A	AGENT
Firm or Individual name	WINSTON HSU			
Signature	Wans	ton	Hou	
Date	6/12	200	Hou	
			ATE OF MAILING	
			e United States Postal Service hington, DC 20231 on this da	ce with sufficient postage as first class ate:
Typed or printed name	9			

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

Date



Signature



PTO/SE/02B (3-9.7)

Approved for use through 9/30/99. OMB 0:65 1-00 32

Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

1995, no persons are required to respond to a collection of information unless it cortains a Under the Paperwork Reduction Act of valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applic	ations:					
Prior Foreign Application Number(s)	Country	Forei	gn Filing Date 1M/DD/YYYY)	Priority NotClaimed	Certified Cop YES	y Attached? NO
090117751	Taiwan, R.O.C.			000000000000000000000000000000000000000	#00000000000000000	000000000000000000000000000000000000000
Additional provisional				Filing Date (MM/DD/YP	CEIVED
Дрріі	cation Number					N 2 0 2002
				٠.		ology Center 21
Additional U.S. applicat	tions:		1			
U.S. Parent Applica Number			Parent (MM/E	Filing Date DD/YYYY)		ent Number licable)

Burden Hour Statement This form is estimated to take 0.4 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time, you are required to complete this form should be sent to the Chief Information Officer, Patent and Trademark Officer, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FOR MS TO THIS ADDRESS. SEND TO. Assistant Commissioner for Patents, Washington, DC 20231.



es es



rs rs



民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛 其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

西元 2001 年

Application Date

RECEIVED

Application No. JUN 2 0 2002

威盛電子股份有應chmology Center 2100 Applicant(s)

> Director General

映明

2002年 發文日期: 西元

Issue Date

發文字號:

09111010304

Serial No.

. 9011775/

申請日期:	 案 號:	·	
	 	_	
類別	-		 100

(以上各欄由本局填註)

	-	發明專利說明書
	中文	保存電路模擬文字檔註解之方法
發明名稱	英 文	Method to Preserve Comments of Circuit Simulation Text File
	姓名.(中文)	1. 楊君智
二、	姓 名 (英文)	1. Yang, Chun-Chih
	國籍	1. 中華民國
	住、居所	
	姓 名 (名稱) (中文)	1. 威盛電子股份有限公司
	姓 名 (名稱) (英文)	1. VIA TECHNOLOGIES, INC.
	國籍	1. 中華民國
申請人	住、居所(事務所)	1. 台北縣新店市中正路535號8樓
	代表人姓 名(中文)	1. 王雪紅
	代表人 姓 名 (英文)	1.

四、中文發明摘要 (發明之名稱:保存電路模擬文字檔註解之方法)

英文發明摘要 (發明之名稱: Method to Preserve Comments of Circuit Simulation Text File)

This invention provides a computer algorithm to convert text files to circuit layouts so that a user can update the circuit layout and

orresponding text file. The method comprises: compiling the hardware description in a text file to the corresponding circuit layout; compiling the comment text in the text file to a code stream according to a predetermined conversion rule; updating the circuit layout and compiling the updated circuit layout to the corresponding





四、中文發明摘要 (發明之名稱:保存電路模擬文字檔註解之方法)

英文發明摘要 (發明之名稱:Method to Preserve Comments of Circuit Simulation Text File)

hardware description; and compiling the code stream to the comment text, and inserting the comment text to the hardware description orresponding to the updated circuit layout so as to generate an updated text file.



本案已向			` <u>'</u> '		
國(地區)申請專利	申請日期	案號	<u> </u>	主張優先權	
_					
		無			
	· ·	,			
		-			
			, .j.b.		
4					
		产 七 口	寄存號碼		
有關微生物已寄存於		寄存日期	可有加心。		
•		無			
	•				
			, ,		
					<u> </u>
				٠	

五、發明說明(1)


發明之領域:

本發明係提供一種可保存電路模擬文字檔中註解文字的方法,尤指一種以特定轉換規則將註解文字編譯成符號串以保留註解文字的方法。

背景說明:

請參考圖一。圖一為一習知電腦輔助電路設計之流程 、意圖。在以電腦來輔助電路設計時,使用者(像是研發 工程師)會先將硬體描述 14A記錄於於一文字檔 14中,並 加上適當的註解文字 14B。硬體描述 14A用來描述電路的具 體設計,例如電路中所需的電路元件、邏輯區塊及各電路





١

五、發明說明 (2)

22....


請繼續參考圖二。圖二為文字檔 14一簡單的範例。依據電路描述語言 Verilog的格式規定,圖二中的硬體描述 14A描述了一個雙輸入的及閘 (AND gate)。其中「AND2」表示電路單元的種類(type);「name」表示此一電路單元的識別名稱;刮號中的「A(In1)」、「B(In2)」表示此路單元的兩輸入埠分別為「A」、「B」;「Y(out)」表示電路單元的輸出埠為「Y」。為了增加硬體描述語言規格的彈性,電路描述語言 Verilog允許在硬體描述中加入空白(white space);具體來說,空白可由三種代碼任意排列組合而成,此三種代碼分別是空白(space)碼、跳格






五、發明說明 (3)

(Tab)碼及換行碼。如圖二中的例子,硬體描述 14A中就間雜有空白碼 20(即佔用一字寬的空白)、跳格碼 22(一佔用數個字寬的空白)及換行碼 24(在句子末端用來重起一行)。電子設計輔助程式 12在將硬體描述 14A編譯成電路佈局 16時,會直接跳過這些空白處而不加以處理,所以文字檔 14中任何的空白都不會影響電子輔助程式 12的執行結果。舉例來說,即使在圖二中硬體描述 14A之「AND2」後直接插入一換行碼以將「name」及後續描述退入新的一行,其經過子設計輔助程式 12後重新產生的電路佈局,和沒有在「AND2」後換行的硬體描述對應之電路佈局,兩者會是相同的。





五、發明說明 (4)

瞭解電路的全貌。


然而,正如圖一中所示,在習知的電路設計模擬過程中,電子設計輔助程式 12將文字檔 14編譯成電路佈局 16後,是不會保留註解文字 14B的。當使用者透過電子設計模擬程式 12更新電路佈局 16並將其編譯為對應的硬體描述 18A後,註解文字 14B也隨之喪失;當電子設計輔助程式 12將 硬體描述 18A輸 出於文字檔 18後,文字檔 18中已經沒有任何的註解文字了。

習知技術中無法保留註解文字,會大幅降低文字檔 18中硬體描述 18A的可讀性,也無法保留註解文字中有關電路設計的原理等知識。如此一來電路設計的資訊、知識與經驗將無法留存累積,對電路設計技術之發展進步有不良的影響。

發明概述:

因此,本發明之主要目的在於提供一種能在電子輔助設計程式中保留註解文字的方法,以克服習知技術的缺占。

發明之詳細說明:



五、發明說明 (5)

請參考圖三。圖三為本發明方法以電腦輔助電路設計流程之示意圖。一開始,使用者(如電路設計工程師師)要先將電路的設計以特定的電路描述語言(如電路描述語言(如電路描述語言(如電路描述語言(如電路描述寫成文字檔 30中的硬體描述 30A。電路設計的原理、各電路元件間的關係等資料,則可記錄於註解文字 30B中。註解文字 30B可穿插於交常描述 30A之間(當然,文字檔 30中可以有多處的註解文字 30B;圖三中有兩處註解文字 30B的文字檔 30僅是一方便說明的實施例)。文字檔 30的基本結構,就類似於圖字 30B;個 14的樣子;也就是說,在本發明技術中,使用者不必改變撰寫硬體描述及註解文字。

了要保留註解文字 30B,本發明方法中會將註解文 字 30 A先依照一特定的轉換規則編譯為對應的符號串 存於一資料庫(而此資料庫係為一種儲存裝置 、或者硬碟)32中;硬體描述30A則會維持不變 來的內容儲存於資料庫32中。如前所述,一般的電路描述 語言都會有一些可彈性添加的符號代碼, 像是電路描述語 言 Verilog中代表空白 (white space)的空格碼 跳格碼與 兵行碼。這些空白可任意添加於文字檔中 電子設計輔 而 助程式會忽略這些空白處,直接將硬體描述編譯成對應 電路佈局。本發明技術即是利用此一特性 將註解文字 的不同字元以這些可彈性添加之字元符號的不同排列組合





五、發明說明 (6)

來取代,而成為對應的符號串。以電路描述語言 Verilog 為例,本發明就可用空格碼、跳格碼與換行碼的不同排列 組合來表示註解文字中的不同字元而將其轉換成對應的符 號串。本發明將註解文字編譯成符號串的過程稍後還會有 更進一步的討論。

將文字檔 30中各處之註解文字 30 B編譯為對應的符號 串 32B而存於資料庫 32之後,就可由電子設計輔助程式 34 來讀取資料庫 32中的硬體描述 30 A, 並將其編譯為對應的 電路佈局 36 ,讓使用者能透過電子設計輔助程式 34模擬電路佈局 36工作的情形並加以分析;使用者則可藉由電子設計輔助程式 34來更新、除錯與改進電路佈局 36的設計。如前所述,由於資料庫 32中的符號串 32B都是由電子設計輔助程式 34會忽略的符號代碼排列組合而成(如空格碼、跳格碼與換行碼等),電子設計輔助程式 36會直接跳過符號串 32B而不加處理,僅處理硬體描述 30 A中符合電路描述語言規定格式之指令。這樣一來,在電子設計輔助程式 34將硬體描述 30 A編譯為電路佈局 36的過程中,符號串 32B就會保留下來。

一旦使用者要將更新後的電路佈局 36由電子設計輔助程式 34輸出,電子設計輔助程式 34會將更新後的電路佈局 36編譯為對應的硬體描述 38A,連同電子設計輔助程式 34原先忽略跳過的符號串 32B— 併輸出於一資料庫 38中。之





五、發明說明 (7)

後只要將資料庫 38中的符號串 32B再度依據前述的轉換規則,把符號串 32B編譯回為對應的註解文字 30B,連同資料庫 38中的硬體描述 38A一同儲存於文字檔 40中,就能達到本發明保留註解文字的目的了。

為了詳細說明本發明中將文字檔 30中之註解文字 30B編譯為對應符號串 32的過程,請參考圖四。圖四為本發明中將註解文字 30B編譯為符號串 32之流程圖;其設有下列步驟:

步驟 42:開始。開始進行編譯的過程。為了便利對本發明之瞭解,在不妨礙本發明技術揭露的情形下,以下將假設本發明係應用於電路描述語言 Verilog之情形。在上述情形下,圖三中的電子設計輔助程式 34將跳過資料庫中任何以空格碼、跳格碼及換行碼處;而本發明在此情形下就可選用空格碼、跳格碼及換行碼來將註解文字編譯為符號串。





五、發明說明(8) 組合來形成。|實際選擇標頭時,可先預設多種不同組合的 (如「空格碼-跳格碼-空格碼」的三碼組合為一種標 「跳格碼-跳格碼-跳格碼-換行碼」的四碼組合為另 一種標頭),再搜尋文字檔30中的空白處並解析某一標頭 的符號代碼組合是否已經在文字檔中出現過。若該標頭之 符號代碼組合已經出現過,表示使用者在建立文字檔時已 經使用過該種符號代碼組合,該種符號代碼組合便不宜用 來當作標頭。像在圖二硬體描述 14A之 句末就有「空白碼-跳格碼一換行碼」出現,這個三碼組合便不會被選為標 ,若某種標頭的符號代碼組合在文字檔 出現,就可使用該種符號代碼組合來作為識別符號 處之標頭。由於不同符號代碼排列組合的形式有非 ,有無限多種),故可用的標頭也有許 (事實上 ,在本步驟也一定可以選出適用(在文字檔中未曾出現 過的)的標頭。 46: 依據預設的轉換規則將註解文字編譯為對應的符 號串。也就是說,將註解文字中的所有文字一一轉換成對 應之符號代碼之組合。在採用電路描述語言Verilog的情 形下,註解文字會一一用代表空白的空白碼、跳格碼及換 行碼之不同排列組合來代替,以形成對應的符號串。舉例 ,說,轉換規則可設定將註解文字中的「a」 用「空格碼-换行碼」之兩碼組合來代替;^V文字「b」用「空格碼-空格 碼 -换行碼」之三碼組合來代替;文字「C」則用「空格碼 -空格碼 -空格碼 -換行碼」之四碼組合來取代,以此類





五、發明說明 (9)

推。這樣一來,本發明就可以將圖三中文字檔 30之註解文字 30B編譯成資料庫 32中的對應符號串 32B。而符號串 32B中皆是電子設計輔助程式 34會忽略跳過之符號代碼的排列組合,因此符號串 32B在電子設計輔助程式 34運作後可保存下來,達到本發明保留註解文字的目的。

步驟 48: 結束。結束上述步驟後,就能將圖三中文字檔 30中的註解文字 30B編譯為符號串 32B;並將其與硬體描述 30A共同儲存於資料庫 32中。

在電子設計輔助程式 34運作後,符號串 32B連同更新後的硬體描述 38A會存於資料庫 38中。要將資料庫 38中的符號串 32B編譯回原來的註解文字 30B,可以進行圖五之流程。請參考圖五。圖五為本發明將符號串編譯回對應註解文字之流程圖;其設有下列步驟:

步驟 52: 開始。一旦電子設計輔助程式 34產生資料庫 38 (請參考圖三)後,就可以開始以下流程,將資料庫 38中的符號 32B串編譯為對應的註解文字 30B。

步驟 54: 搜尋資料庫 38中的標頭。如前所述,對應各處註解文字的各符號串,其啟始處都在圖四之流程中設置有標頭,用來識別符號串的啟始處。要將各符號串 32B轉譯為 寸應之註解文字 30B, 就要先搜尋資料庫 38中的標頭以識別出各符號串 32B。

步驟 56:依照前述的轉換規則將識別出的符號串編譯為對應的註解文字。如圖四中步驟 46時曾提到過的,註解文字





五、發明說明"(10)

中的文字「a」可用「空格碼-換行碼」等等轉換規則取代而形成符號串。根據相同的轉換規則,就可以將符號串中各符號代碼的排列組合轉換回對應的文字,譬如說將符號串中出現的「空格碼-換行碼」編譯為註解文字中的「a」。這樣就能將符號串編譯回對應的註解文字了。步驟 58: 結束。將資料庫 38中的符號串 32B編譯回對應的註解文字 30B並存於文字檔 40後,就可以結束上述的步驟了。

經過圖五流程轉換後的註解文字 30B會和更新後的硬體描述 38A共同儲存於文字檔 40中;如此一來,使用者不僅能在文字檔 40留存更新後的硬體描述,更能在文字檔 40中看到註解文字 30B,以提高硬體描述的可讀性,留存電路設計原理等重要資訊,並能進一步累積電路設計的知識與經驗,促進電路設計技術之進步。






五、發明說明(11)

後續將資料庫 38編譯回文字檔 40之工作,也可以在電子設計輔助程式中一併完成。如此一來使用者可直接以電子設計輔助程式讀入文字檔 30,並輸出保留註解文字後的文字檔 40。

相較於習知技術未能在電子設計輔助程式運作過後保留註解文字;本發明揭露之流程及方法則可順利保留註解文字,便利對電路設計相關資料的保存,更能進一步促進電路設計知識、經驗之累積,強化資訊業界研發之能力。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明 📑

圖式之簡單說明:

圖一為習知技術模擬電路之流程的示意圖。

圖二為圖一中文字檔一簡單例子的示意圖。

圖三為本發明技術模擬電路流程之示意圖。

圖四為本發明中將註解文字編譯為符號串之流程圖。

圖五為本發明中將符號串編譯回對應註解文字之流程

46

圖。

圖式之符號說明:

30、40 文字檔 30A、38A 硬體描述 30B 註解文字 32、38 資料庫 32B 符號串 34 電子設計輔助程式 42、44、46、48、52、54、56、58步驟



六、申請專利範圍 text file 中萌导剂和国 computer algorithm text file cired to the cired to <u>路佈</u>局,讓使用者得以更新一文字檔及一電路佈局,該方 hard ware description 法包含有

將該文字檔中之一硬體描述編譯為與其相對應之該電 compile 路佈局;


conversion rule

將該文字檔中之一註解文字依據一預定之轉換規則編 Code Stream comment text 譯為一符號串

更新該電路佈局成為一更新電路佈局並編譯為與其相 對應之一更新硬體描述;以及

將該符號串依據該預定之轉換規則編譯為該註解文字 並將該註解文字插入與該更新後電路佈局相對應的該更新 硬體描述以產生一更新文字檔。

- 如申請專利範圍第1項所述之方法,其會依據該預定 2. 之轉換規則將該註解文字轉換為與其相異之該符號串。
- 如申請專利範圍第1項之方法,其中該文件檔係依循 一電路描述語言(Verilog)之格式。
- 如申請專利範圍第3項之方法,其中係以一電子設計 體描述編譯為與其相對應之該電路佈局,且使用者可透過 該電子設計輔助程式更新該電路佈局。




六、申請專利範圍

- 5. 如申請專利範圍第1項之方法,其中該符號串係由空白(space)碼、跳格(Tab)碼及換行碼選擇性的排列所組成。
- 6. 如申請專利範圍第 1項之方法,其另包含有:利用複數個特定之代碼之排列形成一標頭 (header),附加於該符號串之前,用來標示該符號串的 開始處。
 Starting point
- 7. 如申請專利範圍第 6項之方法,其中該些特定之代碼 係由空白 (space)碼、跳格 (Tab)碼及換行碼選擇性的排列 所組成。
- 8. 如申請專利範圍第1項之方法,其中該符號串係存在於一資料庫內。
- 9. 如申請專利範圍第8項之方法,其中該資料庫係存於一記憶體內。
- 10. 如申請專利範圍第8項之方法,其中該資料庫係存於一硬碟內。


hard disk drive.






<u>圖</u>

÷ 1



/79.



铜,

